QUÉ ES LA TECNOLOGIA NOC
NetworkOn-Chip (NoC) que parece capaz de reemplazar con garantías tanto a los grandes buses como a las largas interconexiones dedicadas presentes en los futuros SoC
Es una tecnología la cual ha sido diseñada para la integración vertical de niveles físicos y arquitectónicos, a partir de SoC que abarcan relojes síncronas y asíncronos o usar lógica unclocked asíncrona que a su vez su idea es el comportamiento como el de una red comunicación entre la Interconexión de multiples IP-cores difundidos sobre un substrato común y trae mejoras notables como en bus convencional y las interconexiones entre chips.
NoC mejora la escalabilidad de SoC, y la eficiencia energética de SoC
CUÁL ES LA ARQUITECTURA BASE
Contiene tres bloques fundamentales que son switches, Netwoks interfaces y enlaces
La columna vertebral de la NOC consiste en switches, cuya principal función es la de encaminar los paquetes de fuentes a sus destinos.
Se basan en la conectividad topológica específica, tal como octágono o un anillo, para simplificar la lógica de control, mientras que otros permiten la conectividad arbitraria, proporcionando juego más flexible para la aplicación de destino.
NoC puede estar basada en conmutación de circuitos o de paquetes, o una combinación de ambos, el primero está dirigido a proporcionar garantías de calidad de servicio, mientras que el segundo optimiza el rendimiento para el caso promedio.
Cuando la conmutación de paquetes que se elija, conmutadores proporcionan recursos amortiguación para reducir la congestión y mejorar el rendimiento. También se encargan de las cuestiones de control de flujo, y resolver los conflictos entre los paquetes cuando se superponen en el que solicita el acceso a los enlaces físicos.
CÓMO Y EN QUE NIVELES TRABAJA ESTA ARQUITECTURA
Un Network Interfaces (NIs) se necesita para conectarse a cada núcleo del NoC.
NIs convierte las solicitudes de pregunta / respuesta en paquetes y viceversa. Paquetes se divide en una secuencia de unidades de control de flujo (FLITS) antes de la transmisión, para reducir los requisitos cable físico paralelismo. Las instituciones nacionales están asociados en comités olímpicos nacionales a los maestros del sistema y los esclavos del sistema. Muchos de los actuales enrutamiento NoC aprovechar las soluciones de fuente estática, lo que significa que NI dedicada tablas de consulta (LUT) especificar la ruta que los paquetes que se siguen en la red para llegar a su destino final. Este tipo de enrutamiento reduce la complejidad de la lógica de enrutamiento en el NOC. Como alternativa, la expedición se puede realizar dentro de la misma topología, normalmente en forma de adaptación, sin embargo, las ventajas de rendimiento, en orden de entrega y el punto muerto / bloqueo activo libertad siguen siendo un problema a ser estudiado en este último caso.
En general, dos diferentes señales de reloj se puede conectar, el primero impulsa la NI front-end, el lado al que el núcleo externo está conectado, y el segundo impulsa la NI back-end, el lado interno de NoC. Estos relojes pueden, en general, ser independiente. Esta disposición permite que el NoC se ejecute a una diferente (y potencialmente rápido) del reloj de los núcleos unidos, que es crucial para mantener las transacciones de baja latencia.
En este trabajo se emplea la librería de los tubos x NoC, como una solución de estado de la técnica de NoC que incorpora la mayoría de las características y las soluciones arquitectónicas que se han propuesto en el diseño de NoC en cuestión.
Por lo tanto este diseño razonable por varios puntos. Los tubos x NoC es un ejemplo de una librería muy flexible de los componentes de bloques como se puede ver en la figura 1.
NoC puede emplear cualquiera de NACK /ACK (retransmisión-based) o STALL / GO (creditbased) protocolos de control de flujo, utilizando la producción o el almacenamiento en el búfer de entrada, respectivamente, para una máxima eficiencia. Los enlaces pueden ser canalizados y no canales virtuales que se implementan, ya que esto permite una aplicación mucho más ágil. Interbloqueos se pueden evitar con la construcción en la definición de las tablas de enrutamiento incluyen en los NIs.
Dos NIs por separado se definen, es decir, un iniciador de una (para los núcleos maestros) y una de destino (para los núcleos de esclavos), un dispositivo maestro / esclavo requiere un NI de cada tipo que se le atribuye.
El flujo propuesta completa para el diseño de los NoC se presenta en la figura. 2. El flujo de la herramienta tiene tres fases principales y varias herramientas integradas entre sí. En la primera fase de fase o Front-End, características fundamentales de la arquitectura NoC se determinan, tales como la estructura de interconexión (o topología), tablas de enrutamiento o anchos de vía para cada flujo de tráfico. Hemos desarrollado la herramienta SunFloor para automatizar esta fase. En la fase intermedia o fase de diseño arquitectónico, el código RTL de la arquitectura NoC se crea una instancia. Por último, en la fase de fondo, el NoC es implementado en la FPGA o ASIC back-ends, y simulado o emulado en consecuencia. Estas tres fases se explican en detalle en las secciones siguientes.
Antes de entrar en los métodos utilizados en el flujo de propuestas, se presentan algunos antecedentes sobre la síntesis de NoC topología, las cuestiones de estancamiento y el poder de la zona-los aspectos de modelado.
La interfaz entre los núcleos y NIs es de punto a punto como lo define el Protocolo de núcleo abierto (OCP) 2.0 especificación utilizada como interfaz pública del NoC, lo que garantiza la reutilización máxima de los núcleos diferentes y MPSoCs. líneas de las NIs de apoyo dos diferentes señales de reloj, uno para la interfaz de OCP y otro para las líneas de conexión interna, la frecuencia de reloj de las líneas debe ser un múltiplo entero de la OCP uno, para simplificar en gran medida del hardware y sobrecarga en el rendimiento de la sincronización del reloj. Dado que cada núcleo puede ejecutar en un divisor diferente de la frecuencia de cada una de las líneas, plataformas mixtas reloj son posibles, lo que proporciona una gran flexibilidad.
· El chip QCA8829 de Qualcomm Atheros Inc., la subsidiaria de gestión de redes y conectividad de Qualcomm Incorporated, es una solución para red óptica pasiva Ethernet (EPON) de 1 Gigabit (1G), la más integrada del sector y con menor consumo de energía. El chip ha sido optimizado para hacer posible el acceso a banda ancha óptica de próxima generación en hogares y comercios.
El QCA8829 es el primer chip de su clase, que contribuirá a que avance el desarrollo de la tecnología de fibra óptica para el hogar al soportar múltiples estándares, incluidos los de los operadores de cable en América del Norte, los de las redes eléctricas inteligentes PON en China y las infraestructuras EPON en mercados de todo el mundo.
El QCA8829 es el primer chip de su clase, que contribuirá a que avance el desarrollo de la tecnología de fibra óptica para el hogar al soportar múltiples estándares, incluidos los de los operadores de cable en América del Norte, los de las redes eléctricas inteligentes PON en China y las infraestructuras EPON en mercados de todo el mundo.
2. CONCLUCIONES
· NoC se ha convertido en un camino prometedor estructurado de la realización de las interconexiones en el silicio, la superación de las limitaciones de las soluciones basadas en el bus que flexibilidad y mejor capacidad.
· Todas estas extensiones para los diseños actuales de NoC se requieren cambios en el algoritmo de generación de topología y las implementaciones de la arquitectura.
· Topologıas NoC a medida que es capaz de satisfacer las restricciones de diseño
(rendimiento, disipacion de potencia, energıa) de un variado conjunto de aplicaciones de SoC.
